기존 이솝 임베디드 포럼의 지식인 서비스가 게시판 형태로 변경되었습니다.
글 수 6,368
안녕하세요.
AESOP6410으로 개발 중인 개발쟁이입니다. ^^;;
조금 오래된 board이긴 하지만.. ^^;;
개념적인 문제인지라 다시한번 문의 드립니다.
sleep mode로 들어 가면.. 모든 IP block이 off된다는 내용이 있는데..
sleep mode로 들어 가는 code를 보면.. HCLK, PCLK, SCLK을 모두 0xFFFFFFFF로 mask 하더군요
이러면 모든 IP block이 살아 있는 상태가 되는데..
PWR_CFG를 sleep mode로 설정하고 wait instruction을 수행하면서
자동으로 HCLK, PCLK, SCLK들이 off 가 되는건가요?
개념적으로는 OFF가 되어서 IP block이 disable되어야 할 것 같은데..
워낙 경험이 없다보니... 확신이 안서네요.. ㅜㅜ;;
그리고 첨부한 그림파일을 보면.. VDD_OTG가 사용할 때만 HIGH가 되고 그외의 경우에는 LOW이던데..
이도 SLEEP MODE일때는 HCLK, PCLK, SCLK이 OFF가 된다면 LOW로 되는 건가요?
질문이 조금 성의 없어도.. 너그러운 마음으로 봐 주시길 부탁 드립니다.
그럼 미리 감사합니다.
VDD_OTG의 pin이 회로상의 어디에 연결이 되어 있는지 확인해 보시고요.
(지금 회로가 없는 상태라.....)
그리고, smdk6410 회로와도 비교 하시면 어떻게 움직일지는 짐작이 가능할겁니다.
저도 sleep mode에 관련된 메뉴얼은 전혀 안봐서 현재로는 답이 애매할 듯 합니다만,
wince source, firmware testcode, linux source를 교차 비교하시는게 어떨까 합니다.
linux source가 제일 부실할 수가 있기 때문입니다.
관련 소스가 없으시면 메일 주시면 제가 보내드리도록 하겠습니다.
(찾아봐서 있을 때는요...ㅠ.ㅠ)
ghcstop at gmail.com