게재:  2009년09월22일

ARM은 실리콘 제조업체들이 Cortex(코어텍스)-A9 프로세서 기반의 고성능 저전력 장치를 위해, 신속하면서도 위험이 적은 실리콘 루트를 확보할 수 있도록 TSMC 40nm-G 공정용으로 2가지의 Cortex™-A9 MPCore™ 하드 매크로(hard macro)를 개발했다고 발표했다.

향상된 성능의 Physical IP 기술은 설계 내의 타이밍이나 전력에 민감한 회로를 튜닝이 잘 된 로직 셀(logic cells)과 메모리로 교체 할 수 있게 함으로서 전반적인 전력 소비는 낮추면서도 성능을 향상시킬 수 있다.

Cortex-A9의 속도 최적화 하드 매크로 구현은 시스템 설계자들에게 강력한 저전력 기술이 적용된 업계 표준 ARM® 프로세서를 고성능으로 제공하게 되며, 이는 작고 밀도가 높으면서도 낮은 발열이 요구되는 파워 엔벨롭(power envelope) 내에서 ARM의 기술을 이용해 높은 마진을 낼 수 있는 소비자용 및 기업용 기기 시장에서 요구되는 성능 면에서의 리더십을 더욱 확대할 수 있도록 해줄 것이다. 이 하드 매크로 구현은 일반 실리콘에서 적용될 경우 2GHz 이상으로 작동하며, 마진이 높은 고성능 어플리케이션에 이상적인 솔루션이다.

Cortex-A9의 전력 최적화 하드 매크로 구현은 일반 실리콘에서 적용될 경우 CPU 당 250mW 미만의 전력을 소비하면서도 최대 4000 DMIPS 성능을 구현한다.

하드 매크로 구현에는 ARM AMBA® 규격을 준수하는 고성능 시스템 컴포넌트가 포함되어 데이터 트래픽 속도를 최대화하고 전력 소비와 실리콘 면적을 최소화한다. 또한, 각 Cortex-A9 하드 매크로 구현에는 소프트웨어 업체가 최적 성능의 코드를 개발할 수 있도록 프로세서의 명령어 흐름을 완벽하게 가시화하는 CoreSight (코어사이트)™ 프로그램 트레이스 매크로셀(PTM: Program Trace Macrocell)도 포함되어 있다.

이번에 발표된 2개의 ARM 듀얼 코어 Cortex-A9 하드 매크로는 모두 7개의 파워 도매인(power domain), 최대 8MB의 L2 캐시 메모리 그리고 SMP(symmetrical multiprocessing: 대칭형 멀티프로세싱) 운영 시스템을 지원하는 듀얼-NEON(네온)™ 기술로 구성(Configuration)되며, 매크로를 모든 SoC 장치에서 직접 통합하는데 필요한 모든 스크립트, 벡터, 라이브러리 등도 함께 제공된다.

ARM은 또한 다른 Cortex-A9 프로세서 구성(Configuration)을 이용하여 고효율, 저위험 SoC를 개발하는 것을 지원하고자 2개 하드 매크로를 구축하는데 사용된 실리콘 검증된 SoC 레벨의 ARM Physical IP 플랫폼과 다양한 AMBA 규격을 준수하는 시스템 개발 컴포넌트 및 도구도 함께 제공한다.

아울러 2개 하드 매크로와 함께 개발된 ARM 액티브 어시스트(Active Assist) 컨설팅 서비스를 통해 ARM 파트너들은 하드 매크로를 자신의 SoC 설계에 효율적으로 통합하여 시스템 성능을 최대화하면서도 위험과 시장 출시 시기는 최소화할 수 있을 것이다.