기존 이솝 임베디드 포럼의 지식인 서비스가 게시판 형태로 변경되었습니다.
글 수 6,368
보통의 EVM 회로를 보면 C110 PLL 전압 1.1V를 PMIC말고 따로 넣게 되어 있는데요 이유를 알수 있나요? PMIC에서 INT, ARM 전압과 같이 넣어도 될꺼 같은데요. 소모 전류 때문인지 파워 시퀀스 적으로 INT 전압 뒤에 들어가야 하는건지 DATASHEET 보면 시퀀스는 같아 보입니다. ARM, INT, PLL 신호 소모전류 자료가 없어서 확인이 안됩니다. 혹시 이유 아시면 답변좀 부탁 드립니다.
PLL의 신뢰성을 보장하기 위해 PLL은 전원이 들어와서부터 마지막까지 전압변동 없이 공급해 주는 것이 일반적입니다. 하지만 림보맨님 설명과 같이 VDD_ARM (ARM CPU Core단 전원)과 VDD_INT (BUS및 GPU등 내부 Block공급 전원)은 작동 클럭에 따라 전압을 가변하면서 사용하도록 해서 성능과 전력효율을 같이 달성하게 됩니다.
만약 저전력의 필요성이 별로 없는 경우라면 최고클럭 기준으로 전압을 고정해 버려도 상관은 없습니다. 하지만 PLL은 클럭의 정밀도를 위해서 별도의 LDO전원을 사용하는 경우가 많습니다. 부하변동이 심한 위의 두 경우를 같이 쓰게 되면 PLL에 전원전압 변동이 가해지고, 이는 클럭의 정밀도에 영향을 주게 됩니다.
세가지 전압의 동작 범위가 각각 다릅니다.
VDD_PLL은 Typical 1.1V
VDD_ARM, VDD_INT은 CPU Clock에 따라 변동 시킬 수 있습니다.
(예를 들어 1GHz 동작일 때 권장 전압 VDD_ARM 1.25V, VDD_INT=1.1V)
묶어서 단순화 시키는 것을 시도 해 볼 수는 있겠지만,
개발 보드에선 규격 대로 다 분리해서 설계하는게 맞겠죠.