기존 이솝 임베디드 포럼의 지식인 서비스가 게시판 형태로 변경되었습니다.
I2S를 구현하다 문제가 있어 질문 드립니다.
펌웨어 환경에서 I2S0를 이용하여 5.1채널 오디오를 구현하고 있습니다.
이전에 I2S0에 EXT DMA를 이용하여 2채널을 구현했었습니다.
구현은 일정 블럭 사이즈 만큼 반복하여 DMA를 수행하는 방식이었습니다.
여기에 IISMOD[DCE]를 3으로 하여 6채널 모두 사용 하도록 설정하였습니다.
하지면 2채널일 때는 DMA가 계속해서 동작하였는데, 5.1채널은 한번 DMA가 완료 후 다음 DMA를 수행 하면 실행이 안되고 대기 상태입니다.
void __irq ISR_I2Sv5_1_DMAPlayDoneLoop(void)
{
U32 uDmaIntStatus;
U32 eIntI2S;
INTC_Disable(I2S0_TX_NUM_PDMA);
// Interrupt Clear
DMA_GetIntrSrc(&uDmaIntStatus, &oI2S0DmaTXP);
DMA_ClearIntPending(uDmaIntStatus, &oI2S0DmaTXP);
g_RemainSize -= g_uTransSize;
g_TransOffset+= g_uTransSize;
if( g_RemainSize < g_uTransSize ) g_uTransSize = g_RemainSize;
if( g_RemainSize==0 )
{
DMA_StopCh( &oI2S0DmaTXP );
g_I2S0PlayTXPDone = 1;
UART_Printf("\n[OUT DMA DONE !]");
}
else
{
DMA_StartCh(g_TransBase + g_TransOffset, (U32)IIS_TXD, g_uTransSize, &oI2S0DmaTXP);
}
INTC_ClearVectAddr();
INTC_Enable(I2S0_TX_NUM_PDMA);
}
2채널일 때 실행 로그입니다.
DMAMOV DST [0h]
DMAMOV CHCTGRL [810205h]
DMAFLUSHP [ah]
DMALP [1][0]
DMALP [0][0]
DMAWFP [0] bs[0], p[20528]
DMALD bs[0, x[1]
DMAST bs[0, x[1]
DMAFLUSHP [ah]
DMALPEND [0] nf[1], bs[0], x[0]
DMALPEND [1] nf[1], bs[0], x[0]
DMALP [0][0]
DMAWFP [0] bs[0], p[20528]
DMALD bs[0, x[1]
DMAST bs[0, x[1]
DMAFLUSHP [ah]
DMALPEND [0] nf[1], bs[0], x[0]
[I2S0 start play]
DMASEV Event[7]
DMAEND
DMA GO
playing started
DmaStatus[ STAT: 200000, PC : 200004d1]
DMA CS[200000h][0h]
DMA SRC[40dad698h], DST[eee30010h]
DMA LoopCnt[0,0]
I2S CON[8040ce05h], MOD[d0000c10h], FIC[0h]
DMASEV Event[7]
DMAEND
DMA GO
...
DMASEV Event[7]
DMAEND
DMA GO
DMASEV Event[7]
DMAEND
DMA GO
DMASEV Event[7]
DMAEND
DMA GO
DMA STOP CH
[OUT DMA DONE !]playing finished
DMA STOP CH
5.1채널일 때 실행 로그입니다.
DMAMOV DST [0h]
DMAMOV CHCTGRL [810205h]
DMAFLUSHP [ah]
DMALP [1][0]
DMALP [0][0]
DMAWFP [0] bs[0], p[20528]
DMALD bs[0, x[1]
DMAST bs[0, x[1]
DMAFLUSHP [ah]
DMALPEND [0] nf[1], bs[0], x[0]
DMALPEND [1] nf[1], bs[0], x[0]
DMALP [0][0]
DMAWFP [0] bs[0], p[20528]
DMALD bs[0, x[1]
DMAST bs[0, x[1]
DMAFLUSHP [ah]
DMALPEND [0] nf[1], bs[0], x[0]
DMASEV Event[7]
DMAEND
DMA GO
playing started
DmaStatus[ STAT: 200000, PC : 200004d1]
DMA CS[200000h][0h]
DMA SRC[40dfaff4h], DST[eee30010h]
DMA LoopCnt[0,0]
I2S CON[8040c605h], MOD[d0030412h], FIC[0h]
DMASEV Event[7]
DMAEND
DMA GO
더이상 진행 안됨
많은 조언 부탁드립니다.
I2S 와 DMA 의 소통 관계부터 확인 하셔야 할 것 같습니다.
I2S IP 가 DMA 에게 REQ 신호를 쏴 주어야 DMA 가 I2S FIFO 에 DATA 를 쏘는데
I2S IP 가 REQ 신호를 못 보내는 상황이라면? ( FIFO EMPTY, FIFO FULL 등 )
I2S IP 가 분명 ERROR 관련 STATUS 를 표현 할 것으로 예상 됩니다.
I2S 2channel 에서 6channel 로 바꾸셨다고 했는데 어떤 mode 입니까?
I2S DOUT 4개? 아니면 TDM 모드?
이에 관련한 I2S IP SPEC 을 충분히 숙지 하신 이후에 진행 하셔야 하지 않을까 합니다.
답변 주셔서 감사드립니다.
다른 곳에도 질문을 올렸는데 답변이 없어서 난감 했는데...
S5PV210 CPU의 I2S CON[8040c605h], MOD[d0030412h], FIC[0h]
로그중 위의 값이 I2S CONTROL, MODE, FIFO CONTROL 레지스터 값입니다.
위의 값은 TX FIFO EMPY상태를 나타내고 있습니다.
스펙에서는 TX FIFO가 FULL이 아니면 READY 상태라고 되어 있습니다.
참고로 1블럭을 크게 설정 후 재생을 하게되면 그 블럭은 재생이 됩니다.
I2S MULTI AUDIO 방식에서는 TXR 하나에 6채널 데이터를 PUSH하는 방식입니다.
스펙을 몇번을 읽고 진행을 해보고 있는데 폴링방식으로는 문제가 없는데 참 난감합니다.
다시한번 답변에 감사드립니다. ^^
로그는 진행 중에 나타나는거 같은데 안될때 레지스터를 한번 읽어 보시고 변한 부분이 없나요? FIC부분..
1블럭을 크게 설정 후 재생.. 이라고 하시면 어느정도의 data 인가요? (16bit * 6(5.1) = 12byte = 1frame)
음 그러니깐, 256 frame , 512 frame , 1024 frame 이라고 한다면 어떤 크기이든
첫번째 1번은 보내 준다라는 의미 아니신가요?
DMASEV Event[7] 로그 사이에 처리되는 data 양이 얼마나 되는지 궁금해서 질문 드립니다.
궁금한 이유는 다음과 같습니다.
dma 1채널이 보낼 수 있는 양은 한계(count) 가 있는데
(예를 들면 dma count 1024 번 하면 4*1024 = 4KB, 이 dma 는 최대(dma 인터럽트 사이에) 전송 size 는 4KB 이다)
사용하시는 플랫폼의 dma 드라이버가 DMASEV Event[7] 로그 사이 마다
실제 dma register count 를 다 소진하고 나면 위에서 요청한 콜백을 호출 하는지,
dma 드라이버가 유연성이 있어 적절하게 위에서 요청한 size가 맞으면 콜백을 호출 하는지 궁금해서 입니다.
DMA end까지 확인이 제대로 된 것인가요?
즉, DMA end irq까지 떨어진 것인지?
해보지 않은 쪽이라 정확하게는 답을 하기 힘든데, DMA size나 bit에 따라 다르게 동작할 듯 합니다.
혹시나 다른 세팅이 있는지 확인해 봐야할 듯 하네요.